ミラノ工科大学の無料オンライン教育

SDAccelを使用したFPGA加速クラウドアプリケーションの開発:理論

説明

このコースは、SDAccelを使用してFPGAで高速化されたアプリケーションを開発する方法を学ぶことに情熱を持っている人を対象としています。

テクノロジーの進歩がコンピューティングにパラダイムシフトを引き起こす時代に突入しています!
GPPとASICのXNUMXつの極端な特性の間のトレードオフとして、新しい概念、コンピューティングの新しいアイデア、つまり以前の両方の世界の利点を組み合わせた再構成可能コンピューティングを見つけることができます。 この文脈の中で、再構成可能コンピューティングは、広く、広く、そして徐々に人間の生活に影響を与えると言えます。 したがって、アプリケーションの構築に再構成可能コンピューティングと再構成可能システムの設計手法をどのように利用するかに焦点を当てる時が来ました。

片手で再構成可能なコンピューティングは、ソフトウェアの実装に関しては優れたパフォーマンスを発揮できますが、実装にかかる時間の点でこれを支払うことになります。 一方、再構成可能なデバイスを使用すると、完全なカスタムソリューションと同じ設計時間と複雑さを必要とせずに、パフォーマンスの面で優れたシステムを設計できます。
このコンテキスト内で、SDAccel環境、SDSoC環境、およびVivado HLSを含むザイリンクスのSDxツールは、FPGAベースで実行するソフトウェアアプリケーションの要素を分割することを求めるシステムプログラマーに、すぐに使用できるエクスペリエンスを提供します。ハードウェア要素、およびそのハードウェアがプロセッサまたは組み込みプロセッサで実行されているアプリケーションの他の部分とシームレスに連携するようにします。

すぐに使用できるエクスペリエンスは興味深いものであり、多くのアプリケーションで「十分な」結果が得られます。
ただし、これは当てはまらない場合があります。パフォーマンスの向上、データスループット、遅延の削減、またはリソース使用量の削減を求めている可能性があります。このコースでは、これに焦点を当てています。 FPGAを紹介した後、ザイリンクスSDAccelの使用方法の詳細を掘り下げ、ハードウェアロジックを最適化してハードウェア実装を最大限に活用する方法の実例も提供します。 この場合、特定の属性、ディレクティブ、またはプラグマを使用して、ハードウェアカーネルのコンパイルと合成を指示したり、プロセッサとハードウェアロジック間で動作するデータムーバーの機能を最適化したりできます。
さらに、このコースでは、分散した異種混合インフラストラクチャに焦点を当て、Amazon EC2 F1インスタンスを使用してソリューションを実現する方法を示します。

価格:無料で登録!

言語: 英語

字幕: 英語

SDAccelを使用したFPGA加速クラウドアプリケーションの開発:理論 –ミラノ工科大学