FPGA 設計のためのハードウェア記述言語

説明

ロジック設計のためのハードウェア記述言語では、FPGA 設計で最も普及している設計手法である VHDL と Verilog を使用して回路を設計できます。自然な学習プロセスを使用して、言語の学習を簡単にします。最初に単純な例が示され、次に言語ルールと構文、さらに複雑な例が続き、最後にテストベンチシミュレーションを使用して設計の正しさを検証します。講義ではプログラミングの例題を多数用意し、語学力を身につけます。このコースを完了すると、各学生は両方の言語の基本的な習熟度を身につけ、さらに重要なことに、Verilog と VHDL の学習を続けて独力で専門知識を得るのに十分な知識を身につけることができます。